圖2 工程結(jié)構(gòu)示意圖

安路科技EF2系列SOC FPGA,將Cortex-M3和與可編程邏輯資源集成在一個(gè)芯片上,可以通過(guò)可編程邏輯搭建USB軟PHY,用CPU掛載文件系統(tǒng),從而不借助USB專(zhuān)用芯片,僅依靠FPGA的GPIO,方便地對(duì)U盤(pán)文件進(jìn)行操作,有助于降低項(xiàng)目成本,提高設(shè)計(jì)的靈活性。

開(kāi)發(fā)板上電初期,FPGA Fabric和片上CPU互相獨(dú)立工作,FPGA Fabric等待U盤(pán)設(shè)備插入,隨后枚舉U盤(pán)的設(shè)備信息,給U盤(pán)分配具體地址,在CPU發(fā)起讀U盤(pán)請(qǐng)求之前,保持USB總線處于空閑狀態(tài),與此同時(shí),CPU完成OLED屏幕的初始化,當(dāng)需要更新圖片信息時(shí),向FPGA Fabric發(fā)起一次傳輸請(qǐng)求,FPGA Fabric根據(jù)CPU傳來(lái)的扇區(qū)地址等完成一次扇區(qū)操作,將單個(gè)扇區(qū)數(shù)據(jù)緩存到共享RAM中供CPU掛載文件系統(tǒng)、操作文件使用。

　　圖4 數(shù)據(jù)流向圖

MCU通過(guò)調(diào)用API函數(shù)掛載文件系統(tǒng),需要進(jìn)行文件操作時(shí),根據(jù)需要操作的扇區(qū)地址和扇區(qū)數(shù),向FPGA Fabric發(fā)起批量傳輸請(qǐng)求,等待FPGA從U盤(pán)獲取扇區(qū)數(shù)據(jù),緩存到共享RAM的指定位置,文件操作完成后,通過(guò)IIC接口,將圖片信息傳到OLED顯示屏,供顯示使用。

USB軟PHY兼容傳統(tǒng)的USB1.1協(xié)議,工作帶寬12Mbps,足以滿(mǎn)足路邊屏圖片切換、MPEG-1視頻顯示、程序升級(jí)等靈活的應(yīng)用需求,純邏輯搭建的軟PHY方便裁剪,可用通過(guò)修改RTL代碼,兼容其他的USB設(shè)備,如USB鼠標(biāo)、鍵盤(pán)等。

安路科技根植中國(guó),面向世界,歷年悉心致力于為客戶(hù)提供高性?xún)r(jià)比可編程邏輯器件(FPGA)、可編程系統(tǒng)級(jí)芯片(SOC)、定制化嵌入式Efpga IP及相關(guān)軟件設(shè)計(jì)工具和創(chuàng)新系統(tǒng)解決方案,努力成為中國(guó)可編程邏輯器件產(chǎn)業(yè)的主導(dǎo)企業(yè)和世界可編程邏輯器件解決方案的主要供應(yīng)商。

生成海報(bào)

免責(zé)聲明：本網(wǎng)站內(nèi)容主要來(lái)自原創(chuàng)、合作伙伴供稿和第三方自媒體作者投稿，凡在本網(wǎng)站出現(xiàn)的信息，均僅供參考。本網(wǎng)站將盡力確保所提供信息的準(zhǔn)確性及可靠性，但不保證有關(guān)資料的準(zhǔn)確性及可靠性，讀者在使用前請(qǐng)進(jìn)一步核實(shí)，并對(duì)任何自主決定的行為負(fù)責(zé)。本網(wǎng)站對(duì)有關(guān)資料所引致的錯(cuò)誤、不確或遺漏，概不負(fù)任何法律責(zé)任。任何單位或個(gè)人認(rèn)為本網(wǎng)站中的網(wǎng)頁(yè)或鏈接內(nèi)容可能涉嫌侵犯其知識(shí)產(chǎn)權(quán)或存在不實(shí)內(nèi)容時(shí)，應(yīng)及時(shí)向本網(wǎng)站提出書(shū)面權(quán)利通知或不實(shí)情況說(shuō)明，并提供身份證明、權(quán)屬證明及詳細(xì)侵權(quán)或不實(shí)情況證明。本網(wǎng)站在收到上述法律文件后，將會(huì)依法盡快聯(lián)系相關(guān)文章源頭核實(shí)，溝通刪除相關(guān)內(nèi)容或斷開(kāi)相關(guān)鏈接。