6月11日消息，新思科技（Synopsys）近日宣布推出全新的DesignWare® Die-to-Die控制器IP核，與公司現(xiàn)有的112G USR/XSR PHY IP核共同實(shí)現(xiàn)完整的die-to-die IP解決方案。該完整的IP解決方案可為開發(fā)者提供低延遲、高帶寬的die-to-die連接，以滿足高性能計(jì)算、人工智能（AI）和網(wǎng)絡(luò)SoC對更大工作量和更快速數(shù)據(jù)傳送的需求。DesignWare Die-to-Die控制器和PHY IP核是新思科技多裸晶芯片解決方案的一部分，由HBM IP和3DIC Compiler組成，可加速需要先進(jìn)封裝的SoC設(shè)計(jì)。

Arm基礎(chǔ)架構(gòu)業(yè)務(wù)部產(chǎn)品管理總監(jiān)Jeff Defilippi表示：“互連技術(shù)對于下一代高性能、定制化的基礎(chǔ)架構(gòu)SoC越來越重要。新思科技DesignWare Die-to-Die控制器具有針對AMBA CXS的低延遲性和原生支持，可與Arm Coherent Mesh Network實(shí)現(xiàn)便捷集成，為我們的共同客戶提供多芯片IP解決方案，為下一代基礎(chǔ)架構(gòu)計(jì)算提供所需的更高擴(kuò)展性能和可操作選項(xiàng)。”

DesignWare Die-to-Die控制器具有錯(cuò)誤校正機(jī)制，如可選的前向錯(cuò)誤校正和循環(huán)冗余校驗(yàn)，以實(shí)現(xiàn)更高的數(shù)據(jù)完整性和鏈路可靠性。DesignWare Die-to-Die控制器的靈活配置支持AMBA® CXS和AXI協(xié)議，可實(shí)現(xiàn)相干和非相干的數(shù)據(jù)通信，從而輕松集成到基于Arm的SoC和其他高性能SoC中。DesignWare Die-to-Die控制器支持高達(dá)1.8Tb/s PHY帶寬，可實(shí)現(xiàn)強(qiáng)大的die-to-die連接以滿足SoC對高性能計(jì)算的需求。

新思科技IP營銷和戰(zhàn)略高級副總裁John Koeter表示：“裸片拆分和分解的趨勢下，需要超短和特短距離鏈接，以實(shí)現(xiàn)裸晶芯片之間的高數(shù)據(jù)速率連接。新思科技的完整DesignWare Die-to-Die IP解決方案提供超低延遲控制器和高性能PHY，已被多家客戶所采用，協(xié)助開發(fā)者放心地將高質(zhì)量IP集成到多裸晶芯片SoC中，同時(shí)最大限度地降低集成風(fēng)險(xiǎn)。”

新思科技廣泛的DesignWare IP核組合包括邏輯庫、嵌入式存儲(chǔ)器、IO、PVT監(jiān)視器、嵌入式測試、模擬IP、接口IP、安全I(xiàn)P、嵌入式處理器和子系統(tǒng)。為加速原型設(shè)計(jì)、軟件開發(fā)以及將IP核整合進(jìn)芯片，新思科技IP Accelerated計(jì)劃提供IP原型設(shè)計(jì)套件、IP軟件開發(fā)套件和IP核子系統(tǒng)。我們對IP質(zhì)量的廣泛投資、全面的技術(shù)支持可使設(shè)計(jì)人員降低整合風(fēng)險(xiǎn)，并加快上市時(shí)間。

生成海報(bào)

免責(zé)聲明：本網(wǎng)站內(nèi)容主要來自原創(chuàng)、合作伙伴供稿和第三方自媒體作者投稿，凡在本網(wǎng)站出現(xiàn)的信息，均僅供參考。本網(wǎng)站將盡力確保所提供信息的準(zhǔn)確性及可靠性，但不保證有關(guān)資料的準(zhǔn)確性及可靠性，讀者在使用前請進(jìn)一步核實(shí)，并對任何自主決定的行為負(fù)責(zé)。本網(wǎng)站對有關(guān)資料所引致的錯(cuò)誤、不確或遺漏，概不負(fù)任何法律責(zé)任。任何單位或個(gè)人認(rèn)為本網(wǎng)站中的網(wǎng)頁或鏈接內(nèi)容可能涉嫌侵犯其知識產(chǎn)權(quán)或存在不實(shí)內(nèi)容時(shí)，應(yīng)及時(shí)向本網(wǎng)站提出書面權(quán)利通知或不實(shí)情況說明，并提供身份證明、權(quán)屬證明及詳細(xì)侵權(quán)或不實(shí)情況證明。本網(wǎng)站在收到上述法律文件后，將會(huì)依法盡快聯(lián)系相關(guān)文章源頭核實(shí)，溝通刪除相關(guān)內(nèi)容或斷開相關(guān)鏈接。