6月27日消息，新思科技近日宣布，臺積電已在其3納米（nm）制程技術的最新設計規(guī)則手冊（DRM）和制程設計套件中，對新思科技的數字和定制設計解決方案進行了認證。此次認證源于雙方多年的廣泛合作，旨在提供經過共同優(yōu)化的工具、流程和方法學，協助客戶實現理想功耗、性能和面積（PPA），從而加速高性能計算（HPC）、移動、5G和AI芯片設計領域的下一代創(chuàng)新。

臺積電設計架構管理部副總經理Suk Lee表示：“臺積電的領先技術需要更高水平的EDA協作和創(chuàng)新，以實現3納米制程技術的高性能和低功耗目標。我們與新思科技的長期合作提升了臺積電最新工藝技術的可及性，并最大限度地發(fā)揮其優(yōu)勢。我們將繼續(xù)密切合作以實現HPC、移動、5G和AI應用的下一代設計。”

新思科技高度集成的Fusion Design Platform是雙方成功協作的關鍵組成部分，為臺積電的3納米先進制程技術提供全面的全流程設計收斂和緊密的簽核解決方案。新思科技Fusion Compiler™和IC Compiler™ ll布局布線產品通過全新的全局詳細布線技術創(chuàng)新實現了結果時序質量（QoR）的優(yōu)化。全流程、總功耗優(yōu)化及合理布局和優(yōu)化并行技術讓開發(fā)者得以同時實現所需的總功耗配置和PPA整體優(yōu)化目標。

雙方在3納米制程節(jié)點下的合作還包括部署其他實現技術，包括對顏色標記和via-pillar高級布線的支持，以及同時支持高性能和低功耗設計的創(chuàng)新觸發(fā)器優(yōu)化。此外，作為Fusion Design Platform的關鍵組成部分，Design Compiler® NXT綜合產品也在合作中得到了強化，通過與IC Compiler II更緊密的時序相關性提供融合度更高的設計流程，從而讓針對N3工藝的所有設計都可獲益。

新思科技與臺積電在3納米技術領域的合作還包括針對低電壓變化的PrimeTime®支持，以及針對臺積電布局規(guī)則的支持，以便在實現和簽核期間實現融合的ECO收斂。新思科技的PrimePower支持3納米功率簽核物理規(guī)則，包括泄漏和動態(tài)功率，以及StarRC™提取-建模增強功能，以提供所需的精度。

經過臺積電3納米技術認證的簽核解決方案還包括NanoTime定制時序簽核、ESP定制等效驗證和QuickCap®NX寄生參數場域求解器解決方案。新思科技的IC Validator™物理簽核經過增強可支持所有先進工藝要求，包括用于提高密度的新的虛擬填充功能、針對電路布局的LVS驗證，以及針對DRC的增強型三角電壓規(guī)則調試效率。

Custom Compiler™ 設計和布局解決方案是新思科技Custom Design Platform的一部分，可為使用臺積電先進制程技術的開發(fā)者提供更高的生產率。Custom Compiler的諸多增強功能經過了新思科技DesignWare IP團隊等早期3納米用戶的驗證，可減少滿足3納米技術要求所需投入的工作量。新思科技PrimeSim™ HSPICE®、PrimeSim™ SPICE、PrimeSim™Pro和PrimeSim™XA仿真器是PrimeSim™ Continuum解決方案的組成部分，為臺積電3納米設計縮短迭代時間，并可為電路仿真和可靠性要求提供簽核。

新思科技數字設計事業(yè)部總經理Shankar Krishnamoorthy表示：“整個行業(yè)生態(tài)系統和我們的客戶都將受益于臺積電與新思科技的密切合作，從而成功突破極限，加快新制程技術的采用。我們針對3納米技術進行的最新數字和定制研發(fā)合作將技術創(chuàng)新提升到新的高度，以克服先進制程所帶來的挑戰(zhàn)，從而為雙方共同的客戶及時推出先進產品提供新機會。”

生成海報

免責聲明：本網站內容主要來自原創(chuàng)、合作伙伴供稿和第三方自媒體作者投稿，凡在本網站出現的信息，均僅供參考。本網站將盡力確保所提供信息的準確性及可靠性，但不保證有關資料的準確性及可靠性，讀者在使用前請進一步核實，并對任何自主決定的行為負責。本網站對有關資料所引致的錯誤、不確或遺漏，概不負任何法律責任。任何單位或個人認為本網站中的網頁或鏈接內容可能涉嫌侵犯其知識產權或存在不實內容時，應及時向本網站提出書面權利通知或不實情況說明，并提供身份證明、權屬證明及詳細侵權或不實情況證明。本網站在收到上述法律文件后，將會依法盡快聯系相關文章源頭核實，溝通刪除相關內容或斷開相關鏈接。